Lorem ipsum dolor sit amet, consectetur adipiscing elit. Ut elit tellus, luctus nec ullamcorper mattis, pulvinar dapibus leo.

Aucun prérequis n’est obligatoire pour accéder à cette formation mais des notions d’électronique seraient un plus.

Introduction à la formation

  • Utiliser le langage VHDL et la programmation FPGA

À la suite de votre inscription, un mail vous sera adressé au plus tard 1 semaine avant la formation pour vous indiquer comment vous connecter.

À l’issue de la formation, le formateur évaluera chacun des participants en fonction des cas pratiques et exercices effectués.

Alternance d’exercices, cas pratiques, QCM et de notions théoriques, projet Fil Rouge avec une répartition du temps de travail : 40% théorie, 60% pratique. Des présentations théoriques des concepts clés illustrés par des démonstrations du formateur (Ex : code live…) seront suivies de mises en pratique des apprenants.

Évaluations régulières et retour du formateur sur les points moins bien assimilés. ; les apprenants réaliseront tout au long de la formation des exercices, QCM, mises en situation, TP, TD qui seront corrigés pour faciliter l’acquisition de compétences.

En classe virtuelle, accès à notre plateforme à distance, à des machines virtuelles en local ou dans le cloud contenant les logiciels utiles et les supports de cours en français seront mis à disposition via notre la plate-forme de téléchargement AJC Classroom.

Accès à notre plateforme à distance de Classe Virtuelle : mêmes possibilités et interactions avec votre formateur que lors d’une formation présentielle: votre formation se déroulera en connexion continue 7h/7 :
– Échanges directs avec le formateur et l’équipe pédagogique à travers la visioconférence, les forums et chats ;
– Vérification de l’avancement de votre travail et évaluation par votre formateur à l’aide d’exercices et de cas pratiques ;
– Suivi pédagogique et conseils personnalisés pendant toute la formation.

Vous recevrez les informations de connexion par mail dès votre inscription. En cas de problème de connexion, vous pourrez joindre notre équipe à tout moment (avant ou même pendant la formation) au 01 82 83 72 41 ou par mail (hotline@ajc-formation.fr).

En présentiel, mise à disposition d’ordinateurs portables (16Go RAM, SDD); nos salles sont équipées de matériels pédagogiques (Tableau blanc, vidéo projecteur, tableau tactile…) et informatiques.

Les personnes en situation de handicap sont invitées à nous communiquer leurs besoins spécifiques. Nous ferons tout pour les mettre dans les meilleures conditions de suivi de la formation possibles (compensation, accessibilité…).

Une attestation de fin de stage sera remise à tous les participants à l’issue de leur parcours.

Consultants, Ingénieurs, Développeurs, Profils en reconversion

Introduction à la formation

Présentation des objectifs et du programme de formation

Présentation du matériel et mise en place des outils

Formation théorique

Architecture des systèmes numériques

  • Architecture SoM FPGA comparatif avec une carte mère CPU / GPU
  • Execution des calculs sur FPGA et CPU, compartif de fonctionnement

Environnement embarqué et contraintes

  • Etude de cas d’une charge utile ROIM drone, justification de choix des technologies

Interfaces standards : le « RING » FPGA

  • Récapitulatif sur les standards de transmission (LVCMOS SSTL et LVDS) et leur utilisation
  • Etude interne d’un FPGA Xilinx via l’outil Vivado identification des SERDES et PADs
  • Sortie différentielle et single ended comparaison de fonctionnement

Unité de calcul standards : la « MATRICE » FPGA

  • Etude interne d’un FPGA Xilinx via l’outil Vivado identification des SLICE, DSP et LUTs
  • Technologies de fabrication SRAM et Flash et leurs propriétés

Unité de routage standards : la « GEARBOX » FPGA

  • Analyse de délais de propagation

Unité de synchronisation standards : REGISTRES et Horloges FPGA

  • Etude interne d’un FPGA Xilinx via l’outil Vivado identification des arbres d’horloge et les composants synchrones (BRAM et Registres)
  • Etude d’un circuit de compteur naturel
  • Machines à état

System on Chip SOC : Processing System FPGA

  • Présentation des architectures SoC hardened et Softcore
  • Introduction à l’exploitation des SoC

Travaux Pratiques : Formulaire QCM

Formation initiale

Langages HDL, sous-ensemble synthétisable 

  • Présentation des langages HDL, VHDL verilog et systemverilog
  • Introduction au flow de développement mise en architecture RTL, rédaction HDL, simulation, rédaction contraintes, synthèse et PAR

Micro-Architecture

  • Réalisation du schéma RTL d’un compteur de temporisation (TD)

Notion de plan de validation (IADT)

  • Réalisation d’un Plan de validation du compteur (TD)

Testbench, simulation, limites du test

  • Réalisation d’un testbench pour le compteur de temporisation, simulation sous Vivado Simulator (TD)

Travaux Pratiques :  Remise Rapport

Analyse des rapports d’implémentation

  • Introduction à la notion de STA
  • Lecture des rapports de synthèse, PAR et analyse

Test sur carte, moyens associés (ILA, oscilloscope, sondes,…)

  • Implémentation sur carte avec STA valide, mesure du signal de sortie avec oscilloscope & chipscope (TP)
  • Implémentation du compteur cette fois-ci avec une STA non valide (augmentation de la fréquence d’horloge), mesure du signal de sortie avec oscilloscope & chipscope (TP)

Notion de « Design Re-use »

  • Notion de design générique
  • Ajout de paramètres génériques au compteur (TP)

Instanciation de deux compteurs sur deux domaines horloge

  • Gestion du CDC entre les compteurs, mesure chipscope pour observer l’effet du CDC (TP)

Travaux Pratiques :  Remise Rapport

Formation applicative – initialisation

Introduction au sujet de traitement d’images embarqué

  • Présentation de la transmission VGA
  • Rédaction du plan de validation et synoptique fonctionnel (IADT)

Quelques notions d’électronique, les mots clés, les composants interfacés au FPGA (ADC/DAC, PLL, mémoires (DRAM, SRAM,…).

  • Lecture de schématique du PMOD VGA digilent, mise en synoptique (séparation entre level shifter et CNA)
  • Analyse de la datasheet du composant SN74ALVC245 présent sur la carte Pmod
  • Reproduction du CNA sur LtSpice, analyse de fonctionnement (TD)

Utilisation des outils collaboratifs

  • Guide d’utilisation gitHub mise en place des repertoires de dépôt des devoirs

Filtrage numérique

  • Principe du filtrage par convolution
  • Filtre de Gauss, filtre de Sobel

Standards AXI4S, AXI4-LITE, AXI4-Full

  • Présentation standards AXI4S, AXI4-LITE, AXI4-Full
  • Simulation des écritures/lectures des périphériques AXI sur Vivado sim avec tb systemVerilog AXI VIP (TP)
  • Implémentation émetteur VGA
  • Implementation sur carte système AXI4-LITE

Cadrage

  • Présentation des exigences
  • Mise en architecture de la solution (TD)

Travaux Pratiques :  Remise Rapport

Travail en équipe

Le travail en équipe

  • Définition
  • La dynamique de groupe
  • La structuration de l’équipe de travail, La taille de l’équipe
  • Les facteurs d’influence
  • Les comportements, Les styles de leadership
  • Les points clés de réussite du travail en équipe.

La dynamique de groupe

  • Les facteurs de cohésion et de dissociation
  • La vie affective du groupe et son évolution dans le temps

La structuration de l’équipe

  • Sa mission
  • Ses objectifs
  • Les ressources et les moyens
  • L’information et le suivi d’activité

Les facteurs d’influence

  • Les facteurs de démoralisation
  • Les facteurs de cohésion

Les comportements

  • Individuels et de groupe

Les points clés de réussite du travail en équipe

  • Savoir écouter et s’exprimer
  • Savoir accepter le consensus
  • Savoir négocier.
  • Respecter les autres.
  • Savoir mettre en œuvre une méthode de travail qui vise à atteindre les objectifs fixés

Rédaction de compte rendus

Analyser les mécanismes de la communication écrite

  • Les différents types d’écrits.
  • La particularité du message.
  • Les sujets abordés.
  • Le public concerné.
  • Les fonctions du langage.
  • Les causes de déperdition : les écueils à éviter.

Le message essentiel

  • Le sujet du message et ses enjeux.
  • L’objectif.
  • Quand synthétiser et reformuler, argumenter, étayer ?

La clarté du message

  • L’attente du récepteur.
  • Son mode de fonctionnement.
  • L’aptitude au recul : les limites de l’objectivité, les biais…

Comprendre sa personnalité et mieux cerner celle des autres

  • Savoir se situer et comprendre en quoi notre personnalité se traduit à travers nos comportements
  • Situer les autres et comprendre leur mode de fonctionnement pour mieux coopérer

La valorisation du texte

  • Les accroches, les titres percutants.
  • La forme au service du fond du message.

La mise en forme du message

  • Les conditions essentielles : fluidité, lisibilité, visibilité.
  • Le choix des mots-clés.
  • Le fil conducteur du message à transmettre.

L’écriture efficace

  • Les techniques rédactionnelles.
  • La mise en avant des idées maîtresses.
  • L’utilisation des subtilités de la langue pour impacter.
  • Les spécificités de l’écriture on-line (internet, intranet, e-mail)
  • Les règles d’or, trucs et astuces

Savoir se présenter avec ses nouvelles compétences acquises

Les bases de la communication

  • Ecoute active
  • Le questionnement
  • Reformulation et feedback

La communication verbale et non verbale

  • Importance de la communication non verbale
  • Savoir se présenter à l’oral
  • Postures – Attitudes – Discours

Les profils comportementaux

  • Les 4 profils
  • Auto-évaluation
  • Développer son adaptabilité relationnelle

Développer son Capital Talents

  • Définition d’un talent
  • Talent vs points forts
  • 5 stratégies pour gérer ses points faibles

Formation applicative – Projet

Travaux autonomes développement et intégration d’un filtre de gauss (TP)

  • Remise rapport du plan de validation
  • Remise rapport des résultats de simulation
  • Remise rapport du rapport d’implémentation

Travaux Pratiques :  Oral formateur

Présentation finale & soutenance

Déroulement du module

  • Les stagiaires travaillent en toute autonomie. Ils sont libres d’effectuer les choix adaptés, de développer les parties dont ils jugent avoir le plus besoin et d’apporter leurs propres solutions aux problèmes posés.
  • Le formateur encadre les stagiaires par sa présence et répond aux questions. Il intervient pour épauler le stagiaire en difficulté ou pour faire le point à l’ensemble du groupe sur des notions non acquises. Il peut être amené à approfondir ou compléter certaines connaissances.
Référence :
Formation :
FPGA
Lieu :

Classe à distance

Durée :
60 jours (420 heures)
Dates :
7421.40 € HT
<span data-metadata=""><span data-buffer="">Je suis une entreprise qui embauche
Je suis un candidat intéressé par cette formation
Conserver & partager le programme
Email
Imprimer

Cette formation vous intéresse ?

Découvrez les formations incontournables dans ce domaine disponibles en classe et à distance

DEV C++ Linux Embarqué clock 60 jours
Développement
FPGA
60 jours (420 heures)
7421.40 € HT
S'inscrire
clock 2 jours
Développement
BSP UBoot
2 jours (14 heures)
5000 € HT
S'inscrire
Cursus métier : Technicien support de proximité clock 57 jours
Développement
Développeur Grands Systèmes
57 jours (399h)
5586 € HT
S'inscrire
Cursus métier : Technicien support de proximité clock 64 jours
Développement
Développeur C# COBOL
64 jours (448h)
7916.16 € HT
S'inscrire
Cursus métier : Technicien support de proximité clock 64 jours
Développement / Test / Test Logiciel et Automatisation
Testeur recette QA
64 jours (448h)
7916.16 € HT
S'inscrire
Cursus métier : Technicien support de proximité clock 57 jours
Développement
Concepteur Développeur .Net
57 jours (399h)
5586 € HT
S'inscrire
Formation - Conception de Cisco Data Center Unified Computing v5 clock 2 jours
Développement
C Les fondamentaux
2 jours (14 heures)
1060 € HT
S'inscrire
Formation - Conception de Cisco Data Center Unified Computing v5 clock 2 jours
Développement
Debug
2 jours (14 heures)
1060 € HT
S'inscrire
Formation - Conception de Cisco Data Center Unified Computing v5 clock 3 jours
Développement
Développer une application internet riche (RIA) avec GWT (Google Web Toolkit)
3 jours (21 heures)
1590 € HT
S'inscrire
Formation - Conception de Cisco Data Center Unified Computing v5 clock 3 jours
Développement
Développer une application internet riche (RIA) avec PrimeFaces
3 jours (21 heures)
1590 € HT
S'inscrire
Formation - Conception de Cisco Data Center Unified Computing v5 clock 1 jour
Développement
Eclipse
1 jour (7 heures)
590 € HT
S'inscrire
Formation - Conception de Cisco Data Center Unified Computing v5 clock 1 jour
Développement
Eclipse RDZ
1 jour (7 heures)
1095 € HT
S'inscrire

Demande de devis

Formation :
FPGA
Lieu :

Classe à distance

Durée :
60 jours (420 heures)
Prix :
7421.40 € HT

Laissez-nous un message et notre équipe commerciale vous répondra trés rapidement.
Vous pouvez également nous contacter par téléphone, du lundi au vendredi de 8h30 à 18h30.

1 Step 1
Vous êtes ?
keyboard_arrow_leftPrevious
Nextkeyboard_arrow_right
FormCraft - Générateur de formulaires WordPress
Ce formulaire n'existe pas

Je postule et dépose mon CV

Dates :
Formation :
FPGA
Lieu :

Classe à distance

Durée :
60 jours (420 heures)
Prix :
7421.40 € HT

Laissez-nous un message et notre équipe commerciale vous répondra trés rapidement.
Vous pouvez également nous contacter par téléphone, du lundi au vendredi de 8h30 à 18h30.

Comment financer votre formation chez AJC

Entreprises/Salariés secteur privé

Actions collectives

Certaine de nos formations font partie des Actions Collectives campusAtlas. Elles sont accessibles à toutes les salariés des entreprises adhérentes à l’OPCO Atlas

Entreprises/Salariés secteur privé

POE

La Préparation Opérationnelle à l’Emploi est le dispositif qu’il vous faut si vous ne trouvez pas assez de «talents» pour combler vos besoins de recrutement sur le marché du travail (particulièrement sur les métiers en tension et les métiers émergents).

Salariés/Demandeurs d’emploi

CPF

Tout salarié ou demandeur d’emploi bénéficie d’un Compte Personnel de Formation depuis 2015 qu’il peut mobiliser directement. Il représente un montant en euro.